Mentor Veloce Apps克服系統級驗證挑戰

作者: Susan Hong

Mentor Graphics宣佈推出用於Veloce硬體模擬平台的新型應用程式。新型Veloce Apps包括Veloce Deterministic ICE、Veloce DFT和Veloce FastPath，可以解決複雜SoC和系統設計中的關鍵系統級驗證難題。

Mentor Graphics宣佈推出用於Veloce硬體模擬平台的新型應用程式。新型Veloce Apps包括Veloce Deterministic ICE、Veloce DFT和Veloce FastPath，可以解決複雜SoC和系統設計中的關鍵系統級驗證難題。

這些應用程式在升級的Veloce OS3作業系統上執行，而新的作業系統極大加快了設計編譯週期、閘級網表流程和波形產生時間(time to visibility)。相比以硬體為中心的策略，Veloce OS3上的Veloce Apps可以更快速地向更多工程師提供更豐富的功能。

每種新型 Veloce Apps均可解決一項特定驗證問題：
‧Veloce Deterministic ICE 加入了100% 電路偵錯可見性和錯誤可重複性，從而克服了內電路硬體模擬(ICE)環境的不可預知性，並可使用其他「基於虛擬的」使用模型；
‧Veloce DFT 可提升下線之前的可測試性設計(DFT)驗證速度，從而最大程度地降低了災難性故障的風險，並極大減少了 DFT 電路插入後驗證設計的執行時間；
‧Veloce FastPath 可在以更快速的模型執行速度驗證大型多時脈 SoC 設計時，優化硬體加速模擬性能。

這些新型Veloce Apps已加入Veloce Power、Veloce Enterprise Server和其他應用程式中，擴大了可用於Veloce硬體模擬平台的軟體創新陣容。Mentor將繼續擴充Veloce Apps庫，以導入新方式確保電路設計能如期完成並滿足其功能和性能規範。

Veloce OS作業系統為Veloce平台增加了軟體可程式設計性和資源管理，使其更容易添加可提高硬體模擬加速器投資回報(ROI)的全新使用模型。最新升級的Veloce OS3涵蓋多項創新：
‧整合全新的高性能計算平台，減少 50% 的編譯時間。
‧更快速的閘級流程「隨插即用」，能接受平面或階層化的網表設計。此流程可減少編譯所需的記憶體量，從而提高性能。新的流程可以更加輕鬆地載入和驗證閘級設計，提高下線量產的可信度。
‧結合了從執行時間到偵錯週期的軟體和硬體改進，實現了200%的更快波形可見性時間。

這些新型Veloce硬體模擬功能展示了當創新軟體在功能強大、符合要求的硬體和可擴展作業系統上執行時，相比以硬體為中心的策略，其如何更快地發現設計風險。硬體模擬已有四十年的發展歷史，在開拓主流市場後，Veloce硬體模擬平台已成為硬體、軟體和系統驗證流程中的強大資源。